深圳市明佳達電子有限会社へようこそ

AD9528BCPZは,同社が発売したJESD204B/JESD204Cクロックジェネレータで,マルチデバイス同期対応のlfsp-72パッケージを採用しています。主な特徴は次の通りです

14ウェイ出力で、HSTLまたはLVDSとして構成できます。

最大出力周波数です

6ウェイ出力1.25 GHzです

8ウェイで1 GHzまで出力します

電圧制御式水晶発振器(VCXO)の周波数精度に依存します(起動周波数精度:<±100 ppm)

出力毎に専用の8ビット分周器を提供します。

粗調遅延:63ステップはRF VCO分周器の出力周波数の半分のステップで、ジッタの影響を受けません。

15ステップで解像度は31 psです

典型的な出力間バイアス:20 psです

デューティサイクル補正は、奇数分割器設定のために提供されます。

出力12と出力13,電源投入時VCXO出力です

絶対出力ジッタ:<160 fS (122.88 MHz時)です。

12 kHzから20 MHzまでです

デジタルロック検出です

SPIおよびI2C対応シリアル制御ポートです

デュアルPLLアーキテクチャです

PLL1です

外部VCXOで基準入力クロックをクリアします

検出器レート:最大110 MHzです

冗長参照入力です

自動および手動参照切替モードです

回復式と非回復式の切り替えです

ホールドモードは、基準損失検出をサポートします。

VCXOが提供する低ノイズLVDS/HSTL出力は、無線周波数/中間周波数(RF/IF)周波数合成器で使用することができます。

PLL2です

検出器レート:275 MHzまでです

統合低ノイズVCOです

詳細です

AD9528BCPZは、マルチデバイス同期に対応するJESD204B/JESD204C SYSREFジェネレータを統合したデュアルステージPLLです。1段目のPLL (PLL1)は、システムクロックのジッタを低減し、入力基準電圧を調整します。2段目のPLL (PLL2)は高週波クロックを提供し、クロック出力ドライバからのより低い積分ジッタとより低い広帯域ノイズを実現します。外部VCXOは、PLL2に必要な低ノイズ基準電圧を供給することで、厳しい位相ノイズやジッタの要求に対応し、許容可能な性能を実現しています。チップ内VCOの同調周波数レンジは3.450 GHz ~ 4.025 GHzです。統合されたSYSREFジェネレータは、1回、N回、または連続した信号を出力し、PLL1およびPLL2出力と同期して、複数のデバイスの時間を整列します。

AD9528BCPZは、最大1.25 GHzの6ウェイ出力(0 ~ 3、12、13)と最大1 GHzの8ウェイ出力を生成します。各出力は、PLL1、PLL2、または内部SYSREFジェネレータから直接出力するように構成することができます。14系統の出力チャネルには、デジタル位相変調機能付き分周器とアナログ位相微調整遅延モジュールが搭載されており、全14系統の出力にタイミングを合わせる柔軟性があります。AD9528BCPZは、14ウェイのデバイスクロックおよび/またはSYSREF信号の割り当てを可能にする柔軟な2チャネル入力バッファとしても使用できます。起動時、AD9528BCPZは、VCXO信号を出力12と出力13に直接送信し、起動準備準備クロックとして使用します。

典型的な応用です。

高性能無線送受信機です

LTEおよびマルチキャリアGSM基地局です

無線やブロードバンドのインフラです

医療機器です

高速ADC、DAC、DDS、DDC、DUC、MxFEクロックを提供します。JESD204B/JESD204C対応です。

低ジッタ、低位相ノイズクロック割り当てです

自動試験装置(ATE)と高性能計器です

基本パラメータです

製品:AD9528BCPZです

PLL:バイパス付きです

入力:CMOS、HSTL、LVDSです

HSTL, LVDSです

回路数:1です

比率:入力:出力:2:14です

差動-入力:出力:はい/はいです

周波数-最大値:1.25GHzです。

分周器/逓倍器:はい/ありません

電圧-給電:3.135V ~ 3.465Vです。

働作温度:-40℃~ 85℃です。

装着タイプ:表面装着タイプです。

パッケージ:72- lfsp-vq (10 × 10)です。

すぐに行働して、明佳達の電子の公式サイト(www.hkmjd.com)を訪問してAD9528BCPZ在庫と仕入れの見積りを調べます。