深圳市明佳達電子有限会社へようこそ

8 v19n490-19bdgiは、無線基地局や通信機器など、クロック精度が要求されるシーンで使用される2ステージPLLを採用したJESD204B/Cクロックジッタ減衰器です。以下はその中心的な特徴です

JESD204B対応の高性能クロックrf-pllです

低位相ノイズの最適化を行いました:-150dBc/Hz (800kHzオフセット;245.76MHzのクロックです

積分位相ノイズ:52fs RMS(典型的な値、12kHz—20MHz)です。

デュアルPLLアーキテクチャです

外部VCXO付き1段目のPLL段でクロックのジッターを減衰します

バンド内部FemtoClock NG PLLの第2段PLL: 1966.08MHzです。

6つの出力チャンネル、合計19の出力に分かれています。

4つのJESD204Bチャネル(デバイスクロックとSYSREF出力)で、2回路、4回路、6回路の出力です。

クロックチャンネルが1つ出力が2つです

VCXO出力です

整数クロック分周器が構成可能です。

サポートクロック出力周波数は以下の通りです:2949.12、1474.56、983.04、491.52、245.76、122.88

低消費電力LVPECL/LVDS出力は、設定可能な信号振幅、直流および交流結合、LVPECL、LVDSライン終端技術をサポートします。

位相遅延回路です

クロック位相遅延,256ステップ339ps,範囲0から86.466nsです

8段169psの独立SYSREF位相遅延を備えています

追加の単一SYSREF微細位相遅延、ステップサイズ25psです

グローバルSYSREF信号遅延,256ステップ339ps,範囲0 ~ 86.466nsです

冗長入力クロックアーキテクチャには以下の4つの入力があります。

入力活動モニタリングです

手動と自動、故障トリガクロック選択モードです

時計の選択を優先させます

デジタル維持と無中断切り替えです

差動入力はLVDS信号とLVPECL信号を受け取ります。

SYSREF生成モードには、JESD204Bの内部トリガモードと外部トリガモードがあります。

給電電圧は3.3Vです

SPIと制御I/O電圧:1.8V/3.3V(オプション)です。

パッケージ:11 × 11 mm 100-CABGAです。

概説します

8 v19n490-19bdgiはFemtoClock®NGディザ減衰器とクロック合成器を完全に統合し、無線基地局の無線装置ボードの調整と周波数/位相管理に使用する高性能クロックソリューションです。8 v19n490-19bdgiは優れた位相ノイズ性能を提供するように最適化されており、GSM、wdma、LTE、LTE−A無線ボードの実装要件を満たしています。このデバイスはJESD204Bサブクラスの0と1クロックをサポートします。

2段PLLアーキテクチャはジッタ減衰と逓倍をサポートします。ステージ1のPLLはディザ減衰器で、外部VCXOを使用して最適な位相ノイズ特性を実現しています。2段目のPLLはVCXO−PLLの出力信号をロックして目標周波数を合成します。

8 v19n490-19bdgiは、選択したVCOと低周波数同期信号(SYSREF)からの高週波クロックの生成をサポートします。SYSREF信号は内部的にクロック信号と同期します。また、8 v19n490-19bdgiには遅延機能も搭載されており、システム基準信号とクロック信号の間の調整や制御可能な位相遅延、個々の出力信号の調整/遅延が可能です。4つの冗長入力の動きを監視します8 v19n490-19bdgiは、入力クロックに対応する4つのクロックスイッチングモードを用意しています。自動ロック、個別プログラム可能な出力分周器、位相調整機能を追加し、柔軟性を高めます。8V19N490 ~ 19BDGIは3線SPIインタフェースで構成され、内部レジスタとロック検出出力でロック状態と信号損失状態を報告します。内部状態ビットの変化もnINTでレポートを出力することができます。8 v19n490-19bdgiは、無線インフラ、レーダー/画像、機器/医療用途でコンバータ回路を駆動するのに最適です。

典型的な応用です。

・無線インフラアプリケーション:GSM、WCDMA、LTE、LTE−A

・ジッター感度の高いADCやDAC回路の理想的なクロック・ドライバ

低位相ノイズクロックの生成です

・イーサネットカードです

レーダーと画像です

▪機器の身だしなみと医療‌

明佳達(www.hkmjd.com)に連絡することを歓迎して、8 v19n490-19 bdgi専属オファーを取ります!