深圳市明佳達電子有限会社へようこそ

Analog Devices Inc. HMC7043LP7FE:高性能、3.2 GHz、14出力ファンバッファです。

主な特徴です

JEDEC JESD204Bをサポートします。

低補正性ジッター:<15 fs rms (2457.6 MHz、12 kHz ~ 20 MHz)です。

非常に低ノイズです:-155.2 dBc/Hz (983.04 MHz)

最大14ウェイLVDS、LVPECLまたはCMLタイプのデバイスクロック(DCLK)を提供します。

CLKOUTx/CLKOUTx and SCLKOUTx/SCLKOUTxは最大3200 MHzです。

JESD204B互換システム参照(SYSREF)パルスです

25 psのアナログ遅延と½クロック入力週期のデジタル遅延、14クロック出力チャンネルでそれぞれ遅延をプログラムできます。

リトラクタブルノイズと電力消費の関系はSPIでプログラムできます。

SYSREFの有効な割り込みは、JESD204B同期を単純化することができます。

確定的同期復数のHMC7043デバイスをサポートします。

RFSYNCピンまたはSPI制御SYNCトリガは、同期JESD204Bを出力するために使用されます。

GPIOアラーム/ステータス指示は、システムの状態を判断するために使用されます。

クロック入力は6 GHzまで対応しています

チップ内スーパーチャージャーが優れたPSRRを提供します

48ピン、7 mm × 7 mm LFCSPパッケージです

概説します

HMC7043LP7FEは、マルチキャリアGSMおよびLTE基地局設計の要件を満たし、様々なクロック管理および割当特性により、ベースバンドおよび無線カード用クロックツリーの設計を簡素化することを意図しています。

HMC7043LP7FEは、BTS(基地局)システム内の多くの異なるデバイス、例えば、データ変換器、ローカルエリア、送信/受信モジュール、フィールド・プログラマブル・ゲート・アレイ(FPGA)、およびデジタルフロントエンドASICなどと柔軟にインタフェースすることができる14ウェイの低ノイズかつ構成可能な出力を提供します。HMC7043LP7FEは、JESD204Bインタフェース要件に準拠する最大7つのDCLKおよびSYSREFクロックペアを生成することができます。

システム設計者は、より少ないDCLKとSYSREFのペアを生成し、残りの出力信号経路を独立した位相と周波数のために構成することができます。DCLKとSYSREFクロック出力は、CML、LVDS、LVPECL、LVCMOSなどの異なる信号規格をサポートするように構成することができます。

HMC7043LP7FEの特徴の1つは、14チャネルごとに独立した柔軟な位相管理を行うことです。全14チャンネルで周波数調整と位相調整に対応しています。これらの出力もできる、50 100オメガオメガやプログラミングを内部と外部の端に选项。

HMC7043LP7FEデバイスはRF SYNC機能を備え、複数のHMC7043デバイスの確定的同期をサポートします。すなわち、すべてのクロック出力が同じクロックエッジから開始されることを保証します。入れ子式のHMC7043LP7FEやSYSREFの制御ユニット/分周器を書き換え,新たな位相の出力分周器を再起動することで実現できます。

HMC7043LP7FEは、48ピン、7 mm × 7 mm LFCSPパッケージを採用しています。

HMC7043LP7FEは以下のキーパラメータを備えています。

PLL:そうです

入力:時計です。

出力:CML、LVDS、LVPECLです

回路数:1です

比率は入力:出力:1:14です

差動-入力:出力:はい/はいです

周波数-最大値:3.2GHzです。

分周器/逓倍器:はい/ありません

電圧-給電:3.135V ~ 3.465Vです。

働作温度:-40℃~ 85℃です。

装着タイプ:表面装着タイプです。

パッケージ/ハウジング:48-LFCSPです。

また、HMC7043LP7FEクロックバッファは、主に以下のようなアプリケーションシーンで広く使用されています。

JESD204Bクロック生成します

セルラーインフラストラクチャ(マルチキャリアGSM、LTE、W−CDMA)です。

データ変換クロック

フェーズドアレイ参照割り当て

マイクロ波ベースバンド

HMC7043LP7FEクロックバッファを購入する場合は、明佳達電子の公式サイト(www.hkmjd.com)を訪問することを歓迎します。